設計四層PCB電路板時，疊層一般怎樣設計呢？
    理論上來，可以有三個方案。
    方案一
    1個電源層，1個地層和2個信號層，分別是這樣排列：TOP（信號層），L2(地層)，L3(電源層)，BOT（信號層）。
    方案二
    1個電源層，1個地層和2個信號層，分別是這樣排列：TOP（電源層），L2(信號層)，L3(信號層)，BOT（地層）。
    方案三
    1個電源層，1個地層和2個信號層，分別是這樣排列：TOP（信號層），L2(電源層)，L3(地層)，BOT（信號層）。
    這三種方案都有哪些優缺點呢？
    方案一
    此方案四層PCB的主疊層設計方案,在元件麵下有一地平麵,關鍵信號優選布TOP層;至於層厚設置,有以下建議:滿足阻抗控製芯板(GND到POWER)不宜過厚,以降低電源､地平麵的分布阻抗;保證電源平麵的去藕效果。
    方案二
    些方案主要為了達到一定的屏蔽效果,把電源､地平麵放在TOP､BOTTOM層,但是此方案要達到理想的屏蔽效果,至少存在以下缺陷:
    1，電源､地相距過遠,電源平麵阻抗較大。
    2，電源､地平麵由於元件焊盤等影響,極不完整。由於參考麵不完整,信號阻抗不連續，實際上,由於大量采用表貼器件,對於器件越來越密的情況下,本方案的電源､地幾乎無法作為完整的參考平麵,預期的屏蔽效果很難實現;
    方案二使用範圍有限｡但在個別單板中,方案二不失為zui佳層設置方案｡
    方案三
    此方案同方案1類似,適用於主要器件在BOTTOM布局或關鍵信號底層布線的情況。